ACI: MEMORIA II

Jerarquía de Memoria

Al bajar en la jerarquía:

- Decrece el coste del bit.
- Crece la capacidad.
- Crece el tiempo de acceso.
- Decrece la frecuencia de acceso.

Concepto sobre Jerarquía de Memoria

Nivel Superior:

Nivel más cercano al procesador. Más rápido y pequeño.

Nivel Inferior:

Nivel más lejano al procesador. Más grande y lento.

Acierto (Hit):

Sucede cuando la información requerida por la unidad de proceso se encuentra en el nivel superior.

Fallo (Miss):

Sucede cuando la información requerida por la unidad de proceso **no** se encuentra en el nivel superior. Es necesario acceder al nivel inferior y trasladar el bloque de información al nivel superior.

Tasa de acierto:

Fracción de aciertos en accesos a memoria.

Tasa de fallo:

Fracción de fallos en accesos a memoria. Es igual a 1 menos la tasa de aciertos.

Tiempo de Acierto:

Tiempo necesario para acceder al nivel superior de memoria. Incluye el tiempo preciso para determinar si se produce un acierto o un error.

Penalización por fallos:

Cuando se produce un fallo, es el tiempo necesario para buscar el bloque con la información en el nivel inferior y llevarlo al nivel superior.

Tiempo Medio de Acceso:

Tiempo esperado que tarda el sistema en satisfacer una petición de memoria, teniendo en cuenta los distintos niveles de la jerarquía de memoria, sus tiempos de acceso y la probabilidad de acierto para cada nivel.

$$TMA = T_1 + T_2 - h \times T_2$$

- **h** (Tasa de aciertos)
- $\mathbf{T_1}$ (Tiempo de acceso de la caché / Nivel 1)
- $\mathbf{T_2}$ (Tiempo de acceso de la memoria principal / Nivel 2)

Jerarquía: Banco de Registros

Integración Total

- No es un dispositivo externo.
- Parte vital de la Unidad de Proceso.
- Lugar donde el procesador opera.

Rendimiento Externo

- **Velocidad:** 1 ciclo de reloj.
- **Tamaño:** 4-32 registros.
- **Longitud:** Ancho de palabra.

Jerarquía: Memoria Caché

Tecnología SRAM

- Muy rápida pero muy cara y voluminosa.
- Menor capacidad que la Memoria Principal.

Carácter

- Transparente al programador.
- Hoy en día integrada en el chip (L1, L2).



Acceso Asociativo

- Se busca por contenido (etiqueta).
- Comparación en paralelo (Tiempo cte).
- Actúa como *buffer* de la MP.

$$\textbf{\textit{Eficiencia}} = \frac{T_{acache}}{TMA} \quad Fv = \frac{T_1}{T_{acache}}$$

- **Fv** (Factor de Velocidad)
- $\mathbf{T_{acache}}$ (Tiempo de Acceso Medio)
- $\mathbf{T_1}$ (Tiempo de Acceso de la Caché)

Jerarquía: Memoria Principal

- **Volátil:** requiere tensión para mantener los datos.
- **Dinámica (DRAM):** tecnología de transistores MOS.
- **Necesita refresco** constante de cada bit.
- **Lectura destructiva** (hay que reescribir).
- Tiempo de **acceso constante** (acceso aleatorio).
- Capacidad media, coste medio.

Jerarquía: Memoria Secundaria

Naturaleza y Acceso

- Memoria externa, considerada elemento de *E/S*.
- Gran capacidad de almacenamiento
- La información **DEBE** cargarse en Memoria Principal para usarse.

Estructura y Carga

- Programas de carga (loaders) que realizan la transferencia.

- Dos partes clave:

```
1. Controlador de E/S: gestiona la mecánica/electrónica.
2. Soporte físico: donde se guarda la información (óptico, magnético).
```

Jerarquía: Memoria Virtual

Mecanismo que gestiona la transferencia de información entre los niveles de jerarquía Principal y Secundario.

Requisitos Mem. SW >> Capacidades Mem. HW



[Imagen generada por Nano Banana Pro, Gemini 3, 2026-02-07.]

- **Memoria Virtual:** *Etiqueta* que usa el programa (referida al espacio del disco).
- **Memoria Física:** Ubicación real en la Memoria Principal (RAM).
- **MMU:** Mecanismo de traducción de direcc. virtuales a físicas.
- Transferencia de información en **bloques** entre memorias.

Memoria Paginada:

Bloques de tamaño fijo, llamados páginas.

Memoria Segmentada:

Segmentos de tamaño variable, con significado lógico (código, datos, pila...). Rutinas de transferencia más complejas pero gestión más eficiente de la memoria.

Memoria con Segmentos Paginados:

Segmentos de tamaño variable, y cada segmento se divide a su vez en páginas de tamaño fijo.

Estructura Interna de la Memoria

La Memoria se Organiza en Celdas



Diseño de una memoria de 65K con celdas de 1 bit:

- **Vector:** 64K celdas de 1 bit.
- **Matriz:** 256 filas x 256 columnas.

Estructura 2D (Selección por una fila única)

Arrays de Celdas:

- Fila: palabra de memoria.

- Columna: bit de palabra.

Un decodificador para acceder a las filas (RAS).





- **Matriz Rectangular:** muchas filas, pocas columnas.
- **64K posiciones:** decodificador de 16 x 65.536.

Estructura 2.5D (Selección fila-columna)

Arrays de Celdas:

- Fila: conjuntos de palabras de memoria.
- Columna: palabra "seleccionada".



- **Dos decodificadores**; señales auxiliares RAS y CAS. La dirección se descompone en 2 partes: fila y columna.
- **64K posiciones:** 2 decodificadores de 8 x 256.
- La memoria se **refresca fila a fila.**
- El contador de refresco contiene la dirección a refrescar.
- Escritura-lectura de buffer.

De Matrices a Chips











Bloques de Memoria

Motivación: Queremos una memoria de P x Q bits, pero ese chip no existe.

Solución: Combinar chips para crear la memoria deseada.

Aumento Ancho de Palabra:

Conexión en paralelo de chips. Líneas de dirección compartidas y líneas de datos independientes.

Aumento Número de Posiciones:

Conexión en serie de chips. Un único bus de datos. Hay que aumentar líneas de dirección: señal de selección de chip (CS).

Organización de la Memoria

Jerarquía en Memoria Principal:

Canal -> Módulo -> Rank -> Chip -> Banco -> Matriz -> Celda

Jerarquía en MP: Canal (channel)

Canal: Bus de interconexión. Camino físico y lógico que une CPU con los módulos de memoria. Puede haber varios canales.

Jerarquía en MP: Módulos

Módulo: Tarjeta física de memoria que insertamos en el zócalo. Puede tener uno o dos Ranks (Single Rank / Dual Rank).

SIMM: Módulo de memoria de una sola cara que se inserta en el zócalo.

DIMM: Módulo de memoria de doble cara que se inserta en el zócalo.

RIMM: Módulo de memoria que utiliza tecnología Rambus.

Jerarquía en MP: Rank

Rank: Conjunto de chips que se activan simultaneamente para rellenar el ancho del bus de datos. Un módulo puede tener uno o varios ranks, dependiendo de su capacidad y organización interna.

Jerarquía en MP: Chip y Bank

Chip: Circuito integrado que contiene varios bancos de memoria. Puede tener uno o varios Banks. Rectángulos negros que vemos en el módulo.

Bank: Conjunto de varias matrices que trabajan juntas. No se busca capacidad, si no rendimiento (paralelismo). Mientras un banco carga, otro puede leer.

Nociones Aprendidas

- ¿Cómo se implementan los sistemas de memoria reales? *Combinando chips en paralelo (para más ancho) o en serie (para más posiciones), organizados en una jerarquía de 7 niveles: Canal -> Módulo -> Rank -> Chip -> Bank -> Matriz -> Celda.*
- ¿Cuáles son las diferencias entre las estructuras 2D y 2.5D? *2D: un decodificador (RAS), muchas filas y pocas columnas. 2.5D: dos decodificadores (RAS y CAS), dirección dividida en fila-columna, permite refresco por filas.*
- ¿Cómo se organiza la memoria principal? *En jerarquía: Canales -> Módulos (**SIMM**, **DIMM**, **RIMM**) -> Ranks -> Chips -> Banks -> Matrices -> Celdas.*
- ¿Por qué se combinan chips de memoria? *Porque el chip deseado puede no existir. Se combinan en paralelo (más ancho) o en serie (más posiciones).*

Ejercicio: Bloques de Memoria



Diseñar bloque de memoria de 16k x 8.

Rango de direcciones para cada módulo.